آموزش الکترونیکآموزش ها

ترانزیستور JFET چیست؟ ساختار، نحوه کار و آموزش بایاس کردن

JFET، ترانزیستور Junction gate field-effect است. ترانزیستور معمولی، یک وسیله کنترل کننده جریان است که برای بایاس کردن به جریان نیاز دارد، در حالی که JFET یک وسیله کنترل کننده ولتاژ است. همانند MOSFET ها، همانطور که در آموزش قبلی دیده ایم، JFET دارای سه پایانه Drain (تخلیه‌)، Gate ( گیت)، Source ( منبع) است.

JFET  یک مؤلفه اساسی برای کنترل سطح دقیق عملکرد ولتاژ، در سیستم های الکترونیکی آنالوگ است. ما می توانیم از JFET به عنوان مقاومت های کنترل ولتاژ یا به عنوان سوئیچ استفاده کنیم، یا حتی با استفاده از JFET، آمپلی فایر بسازیم. همیچین یک نسخه کارآمد در مصرف انرژی برای جایگزینی BJTS است. JFET مصرف برق کم و اتلاف انرژی کمتری دارد، بنابراین بازده کلی مدار را بهبود می‌بخشد. همچنین امپدانس ورودی بسیار بالایی را ارائه می‌دهد که یک مزیت اصلی نسبت به BJTS است.

انواع مختلفی از ترانزیستور وجود دارد، در دسته FETS، دو نوع زیر مجموعه ی JFET و MOSFET وجود دارد. ما در آموزش قبلی در مورد MOSFET بحث کرده ایم، در اینجا در مورد JFET آموزش خواهیم دید.

انواع ترانزیستور JFET

همانند MOSFET ، دارای دو زیر گروه  N Channel JFET و  P Channel JFET است.

انواع ترانزیستور JFET

مدل شماتیک N channel JFET و P channel JFET در تصویر زیر نشان داده شده است. فلش ، انواع JFET را نشان می دهد.  فلشی که به طرف گیت نشان میدهد (به گیت وارد می شود) ، نشان دهنده ی  N channel JFET است و از طرف دیگر فلشی که از گیت خارج می شود ، P channel JFET را نشان می دهد. این فلش همچنین قطبیت اتصال P-N را نیز نشان می دهد ، که آن بین کانال و گیت شکل گرفته است. جالب است بدانید ، یادمان ( mnemonic ) زبان انگلیسی این است ، آن فلش دستگاه N Channel نشانگر “Points in” است.

جریان جاری از طریق درین و منبع به ولتاژ اعمال شده به پایانه ی گیت بستگی دارد. برای N channel JFET ، ولتاژ گیت منفی است و برای  P channel JFET ولتاژ گیت مثبت است.

ساختار ترانزیستور JFET

در تصویر بالا می توانیم ساختار اولیه JFET را مشاهده کنیم. در ترانزیستور N-Channel JFET مواد نوع P در لایه نوع N قرار گرفته است در حالی که از مواد n-type در زیرلایه p-type برای ترانزیستور JFET P-Channel استفاده می شود.

ساختار ترانزیستور JFET

ترانزیستور JFET با استفاده از کانال طولانی مواد نیمه رسانا ساخته می شود. بسته به فرایند ساختار ،اگر JFET شامل تعداد زیادی از حامل های بار مثبت باشد ( به عنوان حفره ها ) ، یک نوع JFET Pاست و اگر تعداد زیادی از حامل های بار منفی را داشته باشد (به عنوان الکترون ها) ، نوع JFET N نامیده می شود.

اگر میخواهید آردوینو را به صورت اصولی و پروژه محور (برنامه نویسی حرفه ای، ارتباط آردوینو با اندروید، ساخت ربات با آردوینو) یاد بگیرید، روی دوره آموزش آردوینو کلیک کنید.

در کانال طولانی مواد نیمه رسانا، تماس های اهمی در هر انتها برای شکل دادن اتصالات منبع و Drain ایجاد می شوند. یک اتصال P-N در یک یا هر دو طرف کانال شکل گرفته است.

نحوه کار ترانزیستور JFET

بهترین مثال برای درک کار JFET تصور کردن لوله شلنگ باغ است.  فرض کنید یک شلنگ باغ جریان آب را تأمین می کند.  اگر شلنگ را فشار دهیم جریان آب کمتر خواهد بود و در یک نقطه خاص اگر آن را کاملاً فشار دهیم جریان آب صفر می شود.  JFET دقیقاً به همین روش کار می کند.  اگر شیلنگ را با JFET و جریان آب را با یک جریان تعویض کنیم و کانال انتقال جریان را بسازیم ، می توانیم جریان را کنترل کنیم.

هنگامی که هیچ ولتاژی در گیت و منبع وجود ندارد ، کانال به یک مسیر صاف تبدیل می شود که برای گردش الکترون ها کاملا باز است.  اما اتفاق معکوس وقتی اتفاق می افتد که یک ولتاژ بین گیت و منبع در قطبیت معکوس شود ، این امر باعث می شود که پیوند P-N بایاس شده، معکوس شود و کانال را با افزایش لایه درین باریک تر کند و می تواند JFET را در منطقه مجزا یا تنجیدگی قرار دهد.

در تصویر زیر می توانیم حالت اشباع و حالت تنجیدگی را ببینیم و می توانیم بفهمیم که لایه تخلیه گسترده تر شده و جریان فعلی کمتر می شود.

مطلب پیشنهادی :
آموزش کامل مبدل آنالوگ به دیجیتال ADC در میکروکنترلر های AVR (آموزش AVR #7)

نحوه کار ترانزیستور JFET

همچنین اگر در مورد این مطلب سوالی داشتید در انتهای صفحه در قسمت نظرات بپرسید

اگر می خواهیم JFET را خاموش کنیم ، باید یک گیت منفی برای ولتاژ منبع مشخص شده به عنوان VGS برای یک نوع JFET N ارائه دهیم.  برای JFET از نوع P ، باید VGS مثبت ارائه کنیم.

JFET فقط در حالت کاهشی کار می کند ، در حالی که MOSFET ها حالت کاهشی و حالت افزایشی دارند.

مشخصات منحنی JFET

مشخصات منحنی JFET

در تصویر بالا ، JFET از طریق منبع متغیر DC بایاس می شود، که VGS یک JFET را کنترل می کند. ما همچنین یک ولتاژ در سراسر Drain و Source اعمال کردیم. با استفاده از متغیر VGS ، می توان منحنی I-V یک JFET را ترسیم کرد.

آموزش کامل کار ترانزیستور های JFET

در تصویر I-V فوق ، برای سه مقدار متفاوت از ولتاژ VGS  ، 0V ، -2V  و -4V ، ما می توانیم سه نمودار را مشاهده کنیم. سه منطقه مختلف اهمی ، اشباع و شکست وجود دارد. در طول منطقه اهمی ، JFET مانند مقاومت تحت کنترل ولتاژ عمل می کند ، جایی که شار جریان با ولتاژ اعمال شده بر روی آن، کنترل می شود. پس از آن ، JFET وارد منطقه اشباع می شود که در آنجا منحنی تقریباً مستقیم است. این بدان معنی است که شار جریان به اندازه کافی پایدار است که VDS  با شار جریان تداخل نداشته باشد. اما هنگامی که VDS  بسیار بیشتر از تلورانس باشد ، درجایی که شار جریان کنترل نشده باشد ، JFET وارد حالت کنترل می شود.

این منحنی IV تقریباً برای  P channel JFET نیز یکسان است ، اما تفاوت های اندکی وجود دارد. JFET  هنگامی که ولتاژ VGS  و Pinch یا (VP) یکسان باشد ، وارد حالت قطع می شوند. همچنین همانطور که در منحنی فوق است ، برای N channel JFET جریان تخلیه با افزایش VGS  افزایش می یابد. اما برای  P-channel JFET جریان درین با افزایش VGS  کاهش می یابد.

آموزش بایاس کردن JFET

از روشهای مختلفی برای بایاس کردن JFET  استفاده می شود.  از بین تکنیک های مختلف ، از سه مورد زیر بیشتر استفاده می شود:

  • تکنیک بایاسینگ ثابت DC
  • تکنیک خود بایاسینگ
  • بایاسینگ تقسیم کننده بالقوه

تکنیک بایاسینگ ثابث DC

تکنیک بایاسینگ ثابث DC

در تکنیک بایاسینگ ثابت DC یک N channel JFET ، گیت JFET به گونه ای متصل شده است که VGS JFET همیشه منفی بماند. از آنجایی که امپدانس ورودی یک JFET  بسیار بالاست ، هیچ اثر بارگیری مشاهده شده ای در سیگنال ورودی وجود ندارد. جریان جاری سراسر مقاومت R1 صفر باقی می ماند. هنگامی که ما یک سیگنال AC در میان خازن ورودی C1 اعمال می کنیم ،  سیگنال در سراسر گیت ظاهر می شود. اکنون ، اگر افت ولتاژ سراسر R1 را محاسبه کنیم ، طبق قانون اهم ،  V = I x R یا  Vdrop = جریان گیت × R1 می شود. از آنجایی که جریان جاری به گیت 0 است ، افت ولتاژ سراسر گیت 0 باقی می ماند. بنابراین با این تکنیک بایاسینگ ، می توانیم جریان درین JFET  را تنها با تغییر ولتاژ ثابت و در نتیجه تغییر VGS کنترل کنیم.

تکنیک خود بایاسینگ

تکنیک خود بایاسینگ

در تکنیک خود بایاسینگ ، یک مقاومت مفرد در پین منبع اضافه می شود. افت ولتاژ در‌ سراسر مقاومت منبع R2 بایاس ولتاژ را در VGS ایجاد می کند. در این تکنیک ، جریان گیت دوباره صفر است. ولتاژ منبع با همان قانون اهم( V = I x R) تعیین می شود. بنابراین ولتاژ منبع = مقاومت منبع × جریان درین . اکنون ، گیت ولتاژ منبع میتواند بوسیله ی تفاوت میان ولتاژ گیت و ولتاژ منبع تعیین شود.

از آنجا که ولتاژ گیت 0 است (وقتی که شار جریان گیت 0 است ، به ازای هر V = IR ، ولتاژ گیت = مقاومت جریان گیت  X مقاومت گیت  = 0 ) VGS  = 0 –  جریان گیت X منبع مقاومت . بنابراین هیچ منبع بایاسینگ خارجی لازم نیست. بایاسینگ با استفاده از افت ولتاژ در مقاومت منبع ، توسط خود ایجاد می شود.

تقسیم بالقوه بایاسینگ

تقسیم بالقوه بایاسینگ

در این تکنیک، از یک مقاومت اضافی استفاده می‌شود و مدار اندکی بواسطه تکنیک خود بایاسینگ یا همان self-biasing تغییر داده می شود، یک تقسیم ولتاژ بالقوه با استفاده از R1 و R2، بایاس DC لازم را برای JFET فراهم می کند. افت ولتاژ بر روی مقاومت منبع، باید بزرگ تر از ولتاژ گیت تقسیم کننده ی مقاومت باشد. به گونه ای که VGS منفی باقی بماند.

بنابراین ترانزیستور JFET به این روش ساخته و بایاس می شود.

نظرتان را در مورد این مطلب با ستاره دادن اعلام کنید
امیدوارم این مطلب برای شما مفید بوده باشد. نظرات ، مشکلات و پیشنهادات خود را در پایین صفحه اعلام کنید
محمد رحیمی

محمد رحیمی

محمد رحیمی هستم. سعی میکنم در آیرنکس مطالب مفید را قرار دهم. مالکیتی بر مطالب ارائه شده ندارم. اکثر فعالیت بنده در زمینه ترجمه است. (در خصوص سوال در مورد این مطلب از قسمت نظرات همین مطلب اقدام کنید)

دیدگاهتان را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *