آی سی تایمر 555 چیست؟ آشنایی کامل با IC تایمر 555

IC تایمر 555 یکی از IC های رایج میان دانشجویان و علاقمندان است. این IC کاربرد های بسیار زیادی دارد که غالبا به عنوان لرزاننده هایی مانند، مولتی ویبراتور ناپایا، مولتی ویبراتور بای‌استابل و مولتی ویبراتور مونواستابل استفاده می شود. می توانید برخی مدار های براساس IC 555 را در اینجا بیابید. این آموزش شامل جنبه های مختلف IC تایمر 555 است و جزئیات عملکرد آن را توضیح می دهد. بنابراین بیایید ابتدا بفهمیم ویبراتور های ناپایا، بای استابل و مونواستابل چیست.

پیشنهاد میکنم مقاله آی سی چیست را بخوانید.

مولتی ویبراتور ناپایا:

این یعنی هیچ سطح پایداری در خروجی وجود نخواهد داشت. بنابراین خروجی بین حالت low و high در حال نوسان خواهد بود. این ویژگی خروجی ناپایدار، به عنوان خروجی ساعت یا موج مربعی در بسیاری از برنامه ها استفاده می شود.

مولتی ویبراتور مونواستابل:

این یعنی یک حالت پایدار و یک حالت ناپایدار وجود خواهد داشت. کاربر می تواند حالت پایدار را high یا low انتخاب کند. اگر خروجی پایدار high انتخاب شود، تایمر سعی می کند همیشه خروجی را high کند. بنابراین وقتی وقفه داده می شود، تایمر برای مدت کوتاهی low می شود و از آنجا که حالت low، ناپایدار است، از آن زمان به بعد تایمر high می شود. اگر حالت پایدار low انتخاب شود، با وقفه خروجی برای مدت کوتاهی high می شود قبل از آنکه low بشود.

مولتی ویبراتور بای استابل:

این یعنی هر دو حالت خروجی پایدار هستند. با هر وقفه خروجی تغییر می کند و در آن مقدار باقی می ماند. به عنوان مثال، خروجی اکنون high در نظر گرفته می شود، با وقفه low می شود و low باقی می ماند. با وقفه بعدی high می شود.

ویژگی های مهم IC تایمر 555

NE555 IC دستگاهی با 8 پین است. ویژگی های الکتریکی مهم تایمر این است که یک، نباید بیشتر از 15 ولت کار کند، یعنی ولتاژ منبع نمی تواند بیشتر از 15 ولت باشد. دومین مورد، ما نمی توانیم بیشتر از 100 میلی آمپر از تراشه بگیریم. اگر این موارد را رعایت نکنید، IC می سوزد و آسیب می بیند.

نحوه کار آی سی تایمر 555

تایمر اساسا از 2 بلوک ساختاری اصلی تشکیل شده است، آن ها عبارتند از :

1. دو مقایسه گر یا دو op آمپر
2. یک فلیپ – فلاپ SR ( ست – ریست فلیپ فلاپ )

همانطور که در تصویر بالا نشان داده شده است، فقط دو جزء مهم در تایمر وجود دارد، مقایسه گر و فلیپ – فلاپ. بیایید ببینیم مقایسه گر و فلیپ – فلاپ چیست.

مقایسه گر: دستگاهی است که ولتاژهای پایانه های ورودی (پایانه های معکوس (VE-) و غیر معکوس (VE+)) را با یکدیگر مقایسه می کند. بنابراین بسته به تفاوت در پایانه مثبت و پایانه منفی در پورت ورودی، خروجی مقایسه گر مشخص می شود.

به عنوان مثال فرض کنید ولتاژ پایانه ورودی مثبت 5+ ولت و ولتاژ پایانه ورودی منفی 3- ولت باشد. اختلاف 5-3=+2v است. از آنجایی که این اختلاف مثبت است، در خروجی مقایسه گر ولتاژ اوج مثبت را بدست می آوریم.

به عنوان مثالی دیگر، اگر ولتاژ پایانه مثبت 3+ ولت و ولتاژ پایانه ورودی منفی 5+ باشد. اختلاف +3 – +5 = -2 ولت است، از این جهت ولتاژ ورودی اختلاف منفی است. خروجی مقایسه گر ولتاژ اوج منفی خواهد بود.

همانطور که در شکل بالا نشان داده شده اگر برای مثال پایانه ورودی مثبت را به عنوان INPUT و پایانه ورودی منفی را به عنوان REFERENCE در نظر بگیریم، اختلاف ولتاژ بین INPUT و REFERNCE مثبت است و ما از مقایسه گر یک خروجی مثبت بدست می آوریم. اگر اختلاف منفی باشد در نتیجه ما در خروجی مقایسه گر، منفی یا اتصال به زمین را بدست خواهیم آورد.

فلیپ – فلاپ : فلیپ – فلاپ یک سلول حافظه است که می تواند یک بیت داده را در خود ذخیره کند. می توانیم در شکل جدول درستی فلیپ – فلاپ SR را مشاهده کنیم.

چهار حالت برای یک فلیپ – فلاپ با 2 ورودی وجود دارد؛ با این وجود، در این مورد ما باید فقط دو حالت فلیپ – فلاپ را بدانیم.

حال، همانند آنچه که در جدول نشان داده شده است، برای ست کردن و ریست ورودی ها، خروجی های مربوطه را بدست می آوریم. اگر در پین ست یک پالس و در هنگام ریست یک سطح low وجود داشته باشد، آنگاه فلیپ – فلاپ مقدار یک را ذخیره می کند و منطق high را در پایانه Q قرار می دهد. این حالت تا زمانی که پین ​​ریست پالسی را بگیرد در حالی که پین ​​ست منطق low دارد، ادامه می یابد. با این کار فلیپ فلاپ ریست می شود بنابراین خروجی Q کم می شود و این حالت تا زمانی که دوباره فلیپ فلاپ ست شود ادامه می یابد.

به این روش فلیپ فلاپ یک بیت داده را ذخیره می کند. در اینجا مسئله دیگر Q و Q بار می باشد که همیشه مخالف هستند.

مقایسه گر و فلیپ فلاپ در یک تایمر با یکدیگر آورده می شوند.

فرض کنید به دلیل اینکه تقسیم کننده ولتاژ توسط شبکه مقاومت داخلی تایمر شکل گرفته شده، به تایمر 9 ولت داده می شود، همانطور که در نمودار بلوکی نشان داده شده است؛ در پین های مقایسه گر، ولتاژی وجود خواهد داشت. بنابراین به دلیل شبکه تقسیم ولتاژ، ما در پایانه منفی یک مقایسه گر 6+ ولت و 3+ ولت در پایانه مثبت مقایسه گر دوم خواهیم داشت.

یک مسئله دیگر این است که خروجی مقایسه گر یک به پین ریست فلیپ فلاپ متصل است، بنابراین خروجی مقایسه گر یک از low به high می رود سپس فلیپ فلاپ ریست می شود.  از طرف دیگر خروجی مقایسه گر دوم به پین ست فلیپ فلاپ متصل شده است، بنابراین اگر خروجی مقایسه گر دوم از low به high برود، فلیپ فلاپ ست می شود و یک را ذخیره می کند.

حال اگر با دقت مشاهده کنیم، برای ولتاژ کمتر از 3+ ولت در پین ترایگر (ورودی منفی مقایسه گر دوم)، همانطور که قبلاً بحث شد خروجی مقایسه گر از high به low می رود. این پالس، فلیپ فلاپ را ست می کند و مقدار یک را ذخیره می کند.

حال اگر ولتاژی بیشتر از 6+ ولت در پین آستانه اعمال کنیم (ورودی مثبت مقایسه گر 1)، خروجی مقایسه گر از low به high می رود. این پالس، فلیپ فلاپ را ریست و فلیپ فلیپ صفر را ذخیره می کند.

هنگام ریست فلیپ فلاپ، یک مورد دیگر نیز اتفاق می افتد، پین تخلیه هنگامی که Q1 روشن می شود به زمین متصل می شود. ترانزیستور Q1 روشن می شود زیرا Qbar در ریست high است و به پایه Q1 متصل شده است.

در پیکربندی ناپایا، خازن متصل اینجا در این مدت تخلیه می شود و بنابراین خروجی تایمر در این مدت low خواهد بود. در پیکربندی ناپایا، در مدت زمان شارژ خازن ولتاژ پین ترایگر کمتر از 3+ ولت است و بنابراین فلیپ فلاپ یک را ذخیره می کند و خروجی high خواهد بود.

در یک پیکربندی ناپایا همانطور که در شکل نشان داده شده است؛

فرکانس سیگنال خروجی به مقاومت های RA، RB و خازن C بستگی دارد.

فرکانس (F) = 1 / (دوره زمانی) = 1.44/((RA+RB*2)*C)

در اینجا RA، RB مقدار های مقاومت و C مقدار خازن است. با قرار دادن مقادیر مقاومت و خازن در معادله بالا، فرکانس موج مربعی خروجی را بدست می آوریم.

زمان منطق سطح High به این صورت آورده شده ؛ TH= 0.693*(RA+RB)*C

زمان منطق سطح Low به این صورت آورده شده ؛ TL= 0.693*RB*C

نسبت وظیفه موج مربعی خروجی به این صورت آورده شده ؛ چرخه وظیفه = (RA+RB)/(RA+2*RB).

دیتاشیت پین های تایمر 555

اکنون همانطور که شکل بالا نشان داده شده، هشت پین برای یک IC تایمر 555 وجود دارد که شامل؛

1. زمین (گروند).
2. ترایگر.
3. خروجی.
4. ریست.
5. کنترل
6. آستانه.
7. تخلیه
8. قدرت یا Vcc

پین 1. زمین (Ground): این پین هیچگونه عملکرد خاصی ندارد. طبق معمول به زمین متصل می شود. برای عملکرد تایمر، این پایه باید و بهتر است که به زمین متصل شود.

پین 8. قدرت یا  VCC: این پین نیز عملکرد خاصی ندارد. این پین به ولتاژ مثبت متصل می شود. برای کار کردن تایمر، این پین باید به ولتاژ مثبتی در محدوده 3.6+ ولت تا 15+ ولت متصل شود.

پین 4. ریست : همانطور که قبلا بحث شد، یک فلیپ فلاپ در تراشه تایمر وجود دارد. خروجی فلیپ فلاپ، خروجی تراشه را در پین 3 به طور مستقیم کنترل می کند.

پین ریست مستقیماً به MR (ریست اصلی) فلیپ فلاپ متصل است. در مشاهده می توانیم دایره کوچکی را در MR فلیپ فلاپ ببینیم. این حباب نشان دهنده پینMR (ریست اصلی) است که باعث فعال شدن LOW می شود. این یعنی که برای فلیپ فلاپ برای ریست، ولتاژ پین MR باید از HIGH به LOW برسد. با این منطق کاهنده، فلیپ فلیپ به سختی به LOW می رسد. بدون توجه به هیچ پینی، خروجی LOW می شود.

این پین برای جلوگیری از ریست شدن سخت، به VCC متصل می شود.

پین 3. خروجی : این پین هم هیچ عملکرد خاصی ندارد. این پین از پیکربندی PUSH-PULL که توسط ترانزیستورها شکل گرفته شده، گرفته شده است.

پیکربندی push pull در شکل نشان داده شده است. پایه های دو ترانزیستور به خروجی فلیپ فلاپ متصل شده اند. بنابراین وقتی منطق high در خروجی فلیپ فلاپ ظاهر می شود، ترانزیستور NPN روشن می شود و V1+ در خروجی پیدا می شود. وقتی منطق در خروجی فلیپ فلاپ LOW است، ترانزیستور PNP روشن می شود و خروجی به زمین کشیده می شود یا V1- ظاهر می شود.

بنابراین این چگونگی استفاده از پیکربندی push-pull برای بدست آوردن موج مربعی در خروجی با منطق کنترل از فلیپ فلاپ است. هدف اصلی این پیکربندی برگرداندن بار از فلیپ فلاپ است. خوب، واضح است که فلیپ فلاپ نمی تواند 100mA را در خروجی تحویل دهد.

خوب تا حالا در مورد پین هایی بحث کردیم که تحت هیچ عنوانی شرایط خروجی را تغییر نمی دهند. چهار پین باقی مانده خاص هستند زیرا آن ها وضعیت خروجی تراشه تایمر را تعیین می کنند، اکنون درباره هر یک از آن ها بحث خواهیم کرد.

پین 5. پین کنترل : پین کنترل از پین ورودی منفی مقایسه گر اول متصل شده است.

موردی را در نظر بگیرید که ولتاژ بین VCC و زمین 9ولت است. همانطور که در شکل 3 صفحه 8 مشاهده شده است، به دلیل تقسیم کننده ولتاژ در تراشه، ولتاژ پین کنترل VCC * 2/3 خواهد بود (برای VCC = 9، ولتاژ پین = 9 * 2/3 = 6V).

عملکرد این پین برای دادن کنترل مستقیم اولین مقایسه گر به کاربر است. همانطور که در شکل بالا نشان داده شده است، خروجی مقایسه گر 1 به ریست فلیپ فلاپ تغذیه می شود. در این پین می توانیم ولتاژ متفاوتی قرار دهیم، مثلاً آن را به 8+ ولت وصل کنیم. اکنون آنچه اتفاق افتاده این است که ولتاژ پین آستانه برای ریست فلیپ فلاپ و کاهش دادن خروجی باید به 8+ ولت برسد.

در حالت عادی، هنگامی که خازن تا 2 / 3VCC (6 ولت برای منبع 9 ولتی) شارژ می شود، ولتاژ خروجی low می شود. حال زمانی است که ولتاژ متفاوتی را در پین کنترل قرار می دهیم (مقایسه گر یک منفی یا مقایسه گر ریست).

خازن باید تا زمانی که ولتاژ آن به ولتاژ پین کنترل برسد شارژ شود. به دلیل این شارژ خازنی نیرو، زمان روشن و خاموش شدن سیگنال تغییر می کند. بنابراین خروجی مقدار خاموش و روشن شدن متفاوتی را تجربه می کند.

به طور معمول این پین برای جلوگیری از تداخل سر و صدای ناخواسته در کار، با یک خازن پایین کشیده می شود.

پین 2. ترایگر : پین ترایگر از ورودی منفی مقایسه گر دو کشیده شده است. خروجی مقایسه گر دو به پین ​​SET فلیپ فلاپ متصل شده است. با خروجی high مقایسه گر دو، در خروجی تایمر ولتاژ high را بدست می آوریم. بنابراین می توان گفت پین ترایگر خروجی تایمر را کنترل می کند.

حال آنچه در اینجا مشاهده می شود این است که، ولتاژ low در پین ترایگر ولتاژ خروجی را high می کند، زیرا در ورودی معکوس مقایسه گر دوم است. ولتاژ پین ترایگر باید زیر VCC * 1/3 (با فرض9 VCC ولت، VCC * (1/3) = 9 * (1/3) = 3V)) باشد. بنابراین ولتاژ پین ترایگر باید زیر 3 ولت (برای منبع 9 ولتی) باشد تا خروجی تایمر high شود.

اگر این پین به زمین متصل شود، خروجی همیشه high است.

پین 6. آستانه : ولتاژ پین آستانه زمان ریست کردن فلیپ فلاپ در تایمر را تعیین می کند. پین آستانه از ورودی مثبت مقایسه گر 1 گرفته شده است.

در اینجا اختلاف ولتاژ بین پین آستانه و پین کنترول خروجی، مقایسه گر 2 و در نتیجه منطق ریست را تعیین می کنند. اگر اختلاف ولتاژ مثبت باشد، فلیپ فلاپ ریست شده و خروجی low می شود. اگر اختلاف منفی باشد، منطق موجود در پین SET ، خروجی را تعیین می کند.

اگر پین کنترل باز باشد، سپس ولتاژی معادل یا بزرگتر از VCC * (2/3) (یعنی 6 ولت برای منبع 9 ولتی) فلیپ فلاپ را ریست می کند. بنابراین خروجی low می شود.

بنابراین می توان نتیجه گرفت که ولتاژ پین آستانه تعیین می کند چه زمانی باید خروجی low شود، چه زمانی پین کنترل باز است.

پین 7. تخلیه : این پین از کلکتور باز ترانزیستور کشیده شده است. چرا که ترانزیستور (که پین ​​تخلیه روی آن گرفته شده است، Q1) پایه خود را به Qbar متصل کرده است. هر زمان که خروجی low شود یا فلیپ فلاپ ریست شود، پین تخلیه به زمین کشیده می شود. از آنجا که وقتی Q به صورت low باشد Qbar به صورت high می شود، بنابراین ترانزیستور Q1 روشن می شود چرا که پایه ترانزیستور قدرت می گیرد.

این پین معمولاً خازن را در پیکربندی ناپایا تخلیه می کند، بنابراین آن را تخلیه می نامند.